COMPOSITE FUNCTIONAL ELEMENT

Patent number:

JP7192905

Publication date:

1995-07-28

Inventor:

NAKAMURA KAZUYOSHI; USHIRO TOMOAKI; MORII

HIROSHI

Applicant:

MURATA MANUFACTURING CO

Classification:

- international:

H01C7/10; H01F1/34; H01F27/00; H01C7/10;

H01F1/12; H01F27/00; (IPC1-7): H01F1/34; H01C7/10;

H01F27/00


- european:

Application number: JP19930331663 19931227 Priority number(s): JP19930331663 19931227

Report a data error here

Abstract of JP7192905

PURPOSE: To inhibit the mutual diffusion of a composition having an adverse effect on each electrical characteristic by forming the single body of Pt, Pd or Ag on the semiconductor porcelain side in the vicinity of the jointing section of a magnetic substance ceramic and a semiconductor ceramic or one layer or more of the alloy metallic layers of Pt, Pd or Ag such as an Ag-Pd alloy. CONSTITUTION:A metallic pattern 2a consisting of conductive paste is printed on a varistor sheet 1b, and a metallic pattern 2b is printed similarly on a varistor sheet 1c and a metallic pattern 2c on a varistor sheet 1d. A metallic pattern 2d composed of conductive paste is printed on a ferrite sheet 3b. These printed varistor sheets 1a, 1b, 1c, 1d and ferrite sheets 3a, 3b are laid over and contact- bonded. Accordingly, no layer peeling due to the difference of shrinkage factors and delamination is generated. The mutual diffusions of compositions having an adverse effect on each electrical characteristic can be inhibited.



Data supplied from the esp@cenet database - Worldwide

http://// aaaaaaaa aam/aa.da -000 EDODOONOY 10740000E0E

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-192905

(43)公開日 平成7年(1995)7月28日


(51) Int.Cl. ⁸ H 0 1 C 7/10 H 0 1 F 27/00 // H 0 1 F 1/34		庁内整理番号	FΙ		技術表示箇所		
<i> </i>		8123-5E	H01F	15/ 00 1/ 34	D A		
			審査請求				
(21)出願番号	特顧平5-331663 平成5年(1993)12	目27日	(71)出願人	000006231 株式会社村田製作所 京都府長岡京市天神二	丁日26乗10長		
(<i>bb</i>) 山殿日			(72)発明者				
			(72)発明者	後 外茂昭 京都府長岡京市天神二 会社村田製作所内	丁目26番10号 株式		
			(72)発明者	森井 博史 京都府長岡京市天神二 会社村田製作所内	丁目26番10号 株式		

(54) 【発明の名称】 複合機能素子

(57)【要約】

【目的】 半導体磁器と磁性体磁器を接合して、それぞれの電気特性を損なうことなく、電磁ノイズ対策が可能な複合機能素子を提供することにある。

【構成】 バリスタ特性を有する半導体磁器と、磁性材料からなる磁性体磁器を接合し、一体焼結して得られる複合機能素子において、前記半導体磁器部と前記磁性体磁器部の接合部付近で前記半導体磁器部側に金属層を1層以上設けた複合機能素子であり、その金属層はPt、Pd、Agの合金である。



【特許請求の範囲】

【請求項1】 バリスタ特性を有する半導体磁器と、磁 性材料からなる磁性体磁器を接合し、一体焼結して得ら れる複合機能素子において、前記半導体磁器部と前記磁 性体磁器部の接合部付近で前記半導体磁器部側に金属層 を1層以上設けたことを特徴とする複合機能素子。

1

【請求項2】 前記金属層はPt、Pd、Agの単体か あるいはPt、Pd、Agの合金であることを特徴とす る請求項1記載の複合機能素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明はバリスタ特性とコンデ ンサ特性ならびに磁性特性を兼ね備えた複合機能素子に 関する。

[0002]

【従来の技術】ICなどの半導体デバイスは、静電気等 のトランジェントノイズにより、破壊されたり、誤動作 を起こすことがある。これらのノイズの防御方法はセッ トや基板のグランドの設定、または基板内素子配列やバ リスタやLCフィルターのようなノイズ吸収素子を用い 20 ている。

【0003】この中で、バリスタ等素子を用いる方法は 比較的に簡単であり、ノイズ対策としてよく行われる方 法である。これらノイズからの保護を目的とした場合、 バリスタ電圧はできるだけ回路電圧に近づける必要があ り、低電圧化が望まれている。また、装置の小型化等に より素子サイズが小さく、表面実装ができるチップ型の 部品が望まれている。

[0004]

【発明が解決しようとする課題】これらのことに対処し 30 た電子部品が特公昭58-23921号公報に記載され ている。しかし、特公昭58-23921号公報に記載 された電子部品は制限電圧が、従来のバリスタと変わら ず、回路保護にはさらなる電圧抑制能力が要求される。 【0005】また、各種装置からノイズが発生しないよ うに、あるいは各種装置にノイズが侵入しないように、 各機器の入出力部にフェライトチップやコンデンサを取 り付け、電磁ノイズ対策を施しているが、これらの部品 を付加することは、多くの部品を必要とするため、基板 面積を大きくし、工程の複雑化を招き、コストアップに 40 つながるという問題がある。

【0006】そこで、バリスタ特性を有する半導体磁器 と磁性体磁器を接合して一体化することにより、上記し た問題を解消した複合機能素子を提供することができ る。しかしながら、この複合機能素子は一体焼結したと き、それぞれの材料の相互拡散によりそれぞれの特性が 劣化するという問題がある。

【0007】との発明の目的は、半導体磁器と磁性体磁 器を接合することにより起こる、各材料の相互拡散を抑

トチップとコンデンサを兼ねて一体化した、電磁ノイズ 対策用部品となる複合機能索子を提供することにある。 [0008]

【課題を解決するための手段】請求項1に係る発明は、 バリスタ特性を有する半導体磁器と、磁性材料からなる 磁性体磁器を接合し、一体焼結して得られる複合機能素 子において、前記半導体磁器部と前記磁性体磁器部の接 合部付近で前記半導体磁器部側に金属層を1層以上設け た複合機能素子である。

【0009】請求項2に係る発明は、金属層はPt、P d、Agの単体かあるいはPt、Pd、Agの合金であ る。

[0010]

【作用】磁性体磁器と半導体磁器の接合部付近の半導体 磁器側にPt、Pd、Agの単体あるいはAg-Pd合 金のようなPt、Pd、Agの合金金属層を1層以上設 けたことにより、それぞれの電気特性に悪影響を及ぼす 組成の相互拡散を抑制することができる。また、金属層 により、異なる材料の接合部に生じる応力を低減させる ことができ、層はがれを抑制できる。

[0011]

【実施例】

[バリスタ材料の作成] 原料として、純度99%以上の ZnO, Bi,O,, CoCO,, MnO,およびSb,O, を、それぞれ、98モル%、0.5モル%、0.5モル %、0.5モル%、0.5モル%の割合いで秤量し、純 水を加えボールミルにより24時間混合して混合物スラ リーを得た。次に得られたスラリーを濾過乾燥し、造粒 した後800℃の温度で2時間仮焼した。

【0012】さらに、この仮焼物を粗粉砕した後、純水 を加え、ボールミルで微粉砕した。このスラリーを濾過 乾燥した後、有機バインダーと共に溶媒中に分散してス ラリーを得た。得られたスラリーからドクターブレード 法により50μmの厚みのシートを作成した。このシー トを打ち抜き、複数枚のグリーンシートを得た。

【0013】[フェライト材料の作成] 原料として、純 度99%以上のFe,O,、NiO、ZnOをそれぞれ4 7モル%、30モル%、23モル%の割合で秤量し、純 水を加えボールミルにより24時間混合して混合物スラ リーを得た。次に得られたスラリーを濾過乾燥し、造粒 した後1100℃の温度で2時間仮焼した。

【0014】さらに、この仮焼物を粗粉砕した後、Bi , O, を 1 . O w t %添加し純水を加えボールミルで 2 4 時間混合粉砕した。とのスラリーを濾過乾燥した後、有 機パインダーと共に溶媒中に分散してスラリーを得た。 得られたスラリーからドクターブレード法により50μ mの厚みのシートを作成した。このシートを打ち抜き、 複数枚のグリーンシートを得た。

【0015】 [内部電極印刷・積層・焼成] 図1 に示す 制し、それぞれの電気特性を損なうととなく、フェライ 50 ように、上記した工程で得られたバリスタシート1a、

3

1 b、1 c、1 dを準備するとともに、フェライトシー ト3a、3bを準備した。そしてバリスタシート1bに は導電性ペーストによる金属パターン2aを印刷し、バ リスタシート1 cには同様に金属パターン2 bを、パリ スタシート1 d には同様に金属パターン2 c を印刷し た。

【0016】またフェライトシート3bには導電性ペー ストによる金属パターン2 dを印刷した。なお、導電性 ペーストには銀とパラジウムが7:3割合からなるもの を用いた。また、バリスタシート1a、フェライトシー 10 25℃での絶縁抵抗を測定し、静電容量および誘電損失 ト3aは金属パターンを形成していないダミーシートで ある。導電性ペーストの印刷は、スクリーン印刷法によ り印刷した。

【0017】さらに、これらの印刷されたバリスタシー トla、lb、lc、ldとフェライトシート3a、3 bを図1に示すような順序で重ね、2t/cm²の圧力にて 圧着した。こうしてできた圧着体を所定の大きさにカッ トし、950℃で2時間焼成し複合機能素体を得た。図 2は複合機能素体4の積層断面図である。

【0018】さらに得られた素体4に図3に示すよう に、銀ペーストを塗布し、800℃で10分間熱処理し て、外部電極5 およびアース電極6を形成した。金属パ ターン2 c はA g - P dペースト以外に表 1 に示すよう にAg、Pt等を用いたものも作成し、下記の特性試験 の試料とした。また、図4に示すように金属層を2層配 置したものも測定試料として用意した。以上の方法によ って得られた素子の外観は、収縮率の差による層はがれ やデラミネーションはみられなかった。

[0019]

【表1】

☀印は請求範囲外

試料 No.	金鳳層
1 +	なし
2	Pt
3	Ag-Pd
4	Ag
5	A g - P d の 2 磨

【0020】とうして得られた試料に付いて、バリスタ 電圧、非直線係数、静電容量、誘電損失、インダクタン ス、インピーダンスを評価した。その試験方法を下記に 説明する。バリスタ電圧は直流電流1 mAIC対して得られ る電圧を測定した。非直線係数 (α) は直流電流 1 mAに 対して得られる電圧(V, A)と直流電流10mAに対し て得られる電圧 (V_{10}) から次式により得た。 $\alpha = 1$ $/log(V_{10m}/V_{1m})$ の式から計算で得た。 【0021】次に、15Vの直流電圧を2分間印加して

を自動ブリッジ式測定器を用いて周波数1MHz、1Vmm s、25℃にて測定した。インダクタンスは周波数1MH z、1 Vrms、25℃にて測定した。インピーダンスは周 波数100Mzの抵抗値である。これらの特性結果を表 2 に記す。

[0022]

【表2】

30

20

40

6

*印は請求範囲外

試料	パリス	非直線	拖禄	静電	誘钽	{>9° 43	{γt
No.	夕鹭庄	係数	抵抗	盘容	損失	72	3° 72
	(¥)		(MΩ)	(pF)	(%)	(nH)	(Ω)
1 *	32.4	29.6	1750	2 2	5.5	34	18
2	29.5	32.5	2080	2 8	3. \$	42	2 \$
3	27.6	38.6	2210	2.4	2.1	66	41
4	27.8	38.2	2410	2 4	2.0	6.5	45
5	27. 2	39.7	3550	24	1.5	76	63

【0023】以上のようにバリスタ特性を有する半導体 20*り、トランジェントノイズ等の保護をふくめ電磁ノイズ 磁器と磁性体磁器の接合部付近の半導体磁器側に金属層 を形成したことにより、誘電損失が減少し、インダクタ ンスが上昇した。特性の向上原因は、双方の元素の拡 散、特にフェライトからのNiやFe元素の拡散が金属 層により抑制されたことによるものである。金属層はA g、Pt、Pd単体か、Ag-Pdのような合金でもよ いっ

[0024]

【発明の効果】との発明により、バリスタ特性を有する 半導体磁器とフェライトからなる磁性体磁器を複合させ 30 ても、金属層によりそれぞれの組成物の相互拡散が抑え られ、それぞれが有する電気特性を損なうこと無く複合 機能を有する素子ができる。また、このような金属層は それぞれの組成物の焼結時の応力を緩和する効果も有 し、層はがれやデラミネーションを防止できる。 【0025】また、バリスタ特性を有する半導体磁器と

フェライトからなる磁性体磁器を複合させることによ *

対策用の小型な素子が得られる。さらに、一体焼結化す ることにより、工程の簡素化が図れ、より小型で安価な 素子が得られる。


【図面の簡単な説明】

- 【図1】 この発明の複合機能素子の分解斜視図である。
- 【図2】 この発明の複合機能素子の断面図である。
- 【図3】この発明の複合機能素体の斜視図である。
- 【図4】 この発明の複合機能素子の他の例の分解斜視図 である。

【符号の説明】

la, lb, lc, ld	パリスタシート
2a, 2b, 2c, 2d	金属パターン
3 a 、 3 b	フェライトシート
4	複合機能素体
5	外部電極
6	アース電極

【図2】



【図3】

